This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MENU

SEARCH

INDEX

DETAIL

BACK

NEXT

4/11



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11238845

(43) Date of publication of application: 31.08.1999

(51)Int.CI.

H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number: 10037403

(71)Applicant:

TOSHIBA CORP

(22)Date of filing: 19.02.1998


(72)Inventor:

TAKAHASHI YUKIO

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, in which a mounting space of a semiconductor element is reduced in the thickness and width directions and functions such as high integration, large capacity and high speed for the semiconductor element are realized. SOLUTION: In this semiconductor device, an outer lead 13 group is provided to extend outwardly on one face of an insulating resin film 12, and an inner lead 14 group is arranged so as to interconnect with these 🎇 end parts. Two semiconductor chips 15 are disposed in a device hole 12a of such film 12, so that electrode formation faces are faced opposite to each other. respectively. The inner lead 14 is pinched between electrode bumps 16 of these semiconductor chips 15. Furthermore, the layer of an anisotropic conductive film 17 is provided between the opposite faces of semiconductor chips 15a, 15b of upper and lower two



steps and between each of the electrode bumps 16a, 16b and the inner lead 14, and an electrode terminal of the semiconductor chip 15 is connected electrically to the inner lead 14

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office

MENU SEARCH INDEX DETAIL BACK NEXT

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-238845

(43) 公開日 平成11年(1999) 8月31日

(51) Int.Cl.6

識別記号

FI -

В

H01L 25/065 25/07

25/07 25/18 H01L 25/08

審査請求 未請求 請求項の数5 OL (全 5 頁)

(21)出願番号

特願平10-37403

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(22)出願日

平成10年(1998) 2月19日

(72)発明者 髙橋 幸夫

神奈川県川崎市幸区小向東芝町1 株式会

社東芝多摩川工場内


(74)代理人 弁理士 須山 佐一

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 半導体素子の実装スペースが厚さおよび幅方向に縮小され、半導体素子の高集積、大容量、高速度の機能が実現された半導体装置を提供する。

【解決手段】 本発明の半導体装置では、絶縁性樹脂フィルム12の片面に、アウターリード13群が外側に延出して設けられ、これらの端部に連接してインナーリード14群が配設されている。そして、このようなフィルムのデバイスホール12a内に、2個の半導体チップ15が各電極形成面を対向させて配置されており、これらの半導体チップの電極バンプ16間に、インラーリード14が挟み込まれている。また、上下2段の半導体チップ15a、15bの対向面間、および各電極バンプ16a、16bとインナーリード14との間には、異方性導電膜17の層が設けられ、半導体チップ15の電極端子とインナーリード14とは電気的に接続されている。



【特許請求の範囲】

【請求項1】 電極形成面が互いに対向するように配置 された2個の半導体素子と、外部接続用のリード、およ び該リードの端部に連接して形成された内部接続用のリ ードをそれぞれ備え、前記2個の半導体素子の対応する 電極端子間に前記内部接続用リードがそれぞれ挟持さ -れ、これらのリードと前記電極端子とが電気的に接続さ れていることを特徴とする半導体装置。

【請求項2】 前記半導体素子の電極端子と前記内部接 続用リードとの接続が、異方性導電膜を介してなされて 10 いることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記2個の半導体素子の各電極形成面 が、前記異方性導電膜によりそれぞれ被覆・封止されて いることを特徴とする請求項2記載の半導体装置。

【請求項4】 前記外部接続用リードおよび内部接続用 リードが、それぞれ板状またはシート状の絶縁基材の少 なくとも一方の主面に配設されていることを特徴とする 請求項1乃至3のいずれか1項記載の半導体装置。

【請求項5】 前記半導体素子の外周、および該半導体 素子と前記内部接続用リードとの接合部を被覆し封止す 20 【0.0.0.8】 る樹脂封止層を備えていることを特徴とする請求項1乃 至3のいずれか1項記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に係わ り、特に薄く小型で高集積、大容量、高速度の半導体装 置に関する。

[0002]

【従来の技術】近年、周辺機器の薄型化・小型化の進行 にしたがって、限られた実装エリアに半導体素子を実装 30 し、高集積、大容量、高速度の機能を持たせた半導体装 置の開発が求められており、このような要求に対して、 薄い樹脂封止型の半導体パッケージを多段に重ねる手法 が一般的に採られている。

【0003】そして、さらに制約された実装エリアに半 導体素子を実装したものとして、図5に示すように、フ ィルムキャリアテープ1に半導体テップ2を搭載し実装 したTCP (テープキャリアパッケージ) 3の複数個 を、チップの厚さ方向に多段に重ねて配置し、各TCP 3の外部接続用リード4をマザーボードであるプリント 配線基板5に配線パッドに接続した構造の半導体装置が 提案されている。なお、図5において、符号6はインナ ーリード、7は樹脂封止層をそれぞれ示している。

【0004】また、図6に示すように、リードフレーム 8のダイパッド9の上下両面に2個の半導体チップ2を それぞれマウント(接着)し、これらの半導体チップ2 の各電極端子とリードフレーム8とを、金線のようなボ ンディングワイヤ10により接続するとともに、外側を 樹脂モールドにより封止した構造の半導体装置も提案さ れている。なお、図中符号11は、エポキシ樹脂等から 50

なる樹脂モールド層を示している。

[0005]

【発明が解決しようとする課題】しかしながら、これら の半導体装置においては、それぞれ以下に示す問題があ った。すなわち、図5に示す半導体装置では、複数のT CP 32を変投に積み重ねて製造するため、積み重ねの工 程が付加されて工程数が増加するばかりでなく、重ねる ための構造上のスペースを必要とするという問題があっ た。

【0006】また、図6に示す半導体装置では、半導体 チップ2とリードフレーム8とをワイヤボンディングに より接続しているため、ボンディングワイヤ10の高さ 分だけ装置が厚くなり、より薄型が要求される用途への 使用には限界があった。

【0007】本発明は、これらの問題を解決するために、 なされたもので、半導体素子の実装スペースが厚さ方向 および幅(長さ)方向でさらに縮小され、かつ半導体素 子の高集積、大容量、高速度の機能が実現された半導体 装置を提供することを目的とする。

【課題を解決するための手段】本発明の半導体装置は、 電極形成面が互いに対向するように配置された 2 個の半 導体素子と、外部接続用のリード、および該リードの端 部に連接して形成された内部接続用のリードをそれぞれ 備え、前記2個の半導体素子の対応する電極端子間に前 記内部接続用リードがそれぞれ挟持され、これらのリー ドと前記電極端子とが電気的に接続されていることを特 徴とする。

[0009] 本発明において、外部接続用のリードであ るアウターリード、およびその端部に連接して形成され た内部接続用のリードであるインナーリードは、例えげ Cu、Cu系合金、42アロイのようなNi系合金等から 構成され、これらの導体リードは、ポリイミド樹脂フィ ルムやガラスーエポキシ積層基板のような板状またはシ ート状の絶縁基材の主面に配設された形態で、あるいは このような絶縁基材により支持されないリードフレーム の形態で用いられる。

【0010】本発明では、対向配置された2個の半導体 素子の電極端子間に、それぞれ内部接続用のインナーリ ードが挟持され、これらのインナーリードと半導体素子 の電極端子とが電気的に接続されている。インナーリー ドと電極端子との接続は、金等のバンプを介し加熱・加 圧して接合させる方式 (インナーリードボンディング) により行なうことができるが、接続作業の効率および接 続安定性の観点から、異方性導電膜(ACF)を介して 接続することが望ましい。すなわち、熱可塑性樹脂や熱 硬化性樹脂などの接着性樹脂(バインダ)中に、微細な 導電粒子を分散させた異方性導電材料から成る膜(異方 性導電膜)を介して、インナーリードと電極端子とを接 続することで、安定した良好な接続を効率的に行なうこ

とができる。また、このような異方性導電膜を、半導体 素子の電極端子とインナーリードとの間に介挿するとと もに、2個の半導体素子間にこれらの電極形成面を覆う ように設けた構造では、異方性導電膜が封止材としての 機能を有するので、別に樹脂封止層を設ける必要がな

【0011】本発明の半導体装置では、それぞれの電極 形成面を対向させて配置された2個の半導体素子の各電 極端子間に、内部接続用リードであるインナーリードが それぞれ挟持されており、これらのリードと電極端子と の接続が、異方性導電膜を介する等の方法で、安定的に かつ良好になされているので、厚さ方向に薄く小型で、 高集積、大容量、高速度の半導体装置が得られる。

[0012]

【発明の実施の形態】以下、本発明の実施例を図面に基 づいて説明する。

【0013】図1は、本発明の半導体装置の第1の実施 例を断面的に示したものである。図において、符号12 は、デバイスホール12aを有するポリイミド樹脂フィ 脂フィルム12の一方の主面(図では下面)には、外部 接続用のリードであるアウターリード13群が、それぞ れ絶縁性樹脂フィルム12の外周端から延出して設けら れている。また、このようなアウターリード13群の内 側端部に連接して、先端部がデバイスホール12aに突 出したインナーリード14群が配設されている。なお、 これらのアウターリード13およびインナーリード14 を形成するには、銅箔のフォトエッチング等の方法が用 いられる。また、アウターリード13の延出部は、マザ ーポード等との接続を容易にするために、折り曲げ加工 等によりフォーミングしておくことも可能である。

【0014】このようなリード等の配線がなされた配線 フィルムのデバイスホール12a内に、2個の半導体チ ップ15が、各々の電極形成面を対向させて上下に配置 されており、これらの半導体チップ15の各電極端子上 に金パンプのような電極バンプ16がそれぞれ設けられ ている。そして、フェースダウンに配置された上段の半 導体チップ15aの電極バンプ16aと、フェースアッ プに配置された下段の半導体チップ15bの電極バンプ 16 bとの間に、インナーリード14の先端部が挟み込 まれている。さらに、これら上下2段の半導体テップ1 5a、15bの対向する電極形成面間には、異方性導電 膜17の層が設けられている。この異方性導電膜17の 層は、半導体チップ15a、15bの各電極バンプ16 a、16bとインナーリード14との間にも介挿されて おり、半導体チップ15の電極端子とインナーリード1 4とは、異方性導電膜17を介して電気的に接続されて いる。

【0015】このような半導体装置は、例えば以下に示 すようにして製造される。すなわち、図2(a)に示す 50

ように、フェースアップに配置された下段の半導体チッ プ15bの各電極端子上に、それぞれ電極バンプ16b を形成し、これらの電極バンプ16 b上に、下段の半導 体チップ15 bとほぼ同じ入きさを有する第1 (下側) の異方性導電膜17aを載せる。次いで、図2(b)に 示すように、その主に、 片面にアウターリード13およ びインナーリード14等がそれぞれ形成された配線フィ ルムを、これらのリード形成面を下側にし、かつインナ ーリード14の先端部が、第1の異方性導電膜17aに 接するように載せた後、配線フィルムの上から加熱・加 圧機構18により、第1の異方性導電膜17aを加熱し ながら加圧する。そして、こうして加圧方向に導電性が 付与された第1の異方性導電膜17aを介して、下段の 半導体チップ15bの電極端子とインナーリード14と

【0016】次に、図2(c)に示すように、こうして

を電気的に接続する。

方法を採ることもできる。

インナーリード14が接続された配線フィルムのデバイ スホール内で、第1の異方性導電膜17aの上に、第1 の異方性導電膜17aと同じ大きさサイズの第2 (上 2 (d) に示すように、各電極端子にそれぞれ電極バン プ16aを形成した上段の半導体チップ15aを、フェ ースダウンに配置して載せる。そして、上段の半導体チ ップ15 aの上から加熱・加圧機構18により加熱・加 圧し、上段の半導体チップ15aの電極端子とインナー リード14とを、加圧方向に導電性が付与された第2の 異方性導電膜17bを介して電気的に接続する。こうし て、図2(e)に示す半導体装置を得る。なお、図2· (b) および図2(d) において、符号19は加熱・加 圧の際の基台を示す。また、これらの製造工程では、上 下2段の半導体チップ15a、15bの電極形成面間に 異方性導電膜17の層を設けるために、予め成形された 異方性導電膜17を挟み込んでいるが、この方法に代わ り、バインダ中に微細な導電粒子を分散させたペースト 状の異方性導電材料を、そのまま所定の部位に塗布する

> 【0017】このように製造される第1の実施例の半導 体装置では、2個の半導体チップ15が、電極形成面が 対向するようにそれぞれ配置され、これら上下2段の半 導体テップ15a、15bの各電極端子間に、それぞれ インナーリード14が挟み込まれている。そして、各電 極端子(電極バンプ16)とインナーリード14とが、 半導体チップ15間に介挿された異方性導電膜17の層 を介して電気的に接続されているので、上段および下段 の半導体チップ15a、15bの安定かつ良好な実装が なされている。また、半導体チップ15の実装スペース が、厚さ方向および幅(長さ)方向に大幅に縮小されて おり、薄く小型で高集積、大容量、高速度の半導体装置 が得られる。

【0018】次に、本発明の半導体装置の別の実施例に

٠ 5

ついて説明する。

【0019】本発明の第2の実施例においては、図3に 示すように、配線フィルムに代わって、CuまたはCu 系合金からなるリードフレーム20が使用されており、 このリードフレームのインナーリード部20aが、フェ ースダウンに配置された上段の半導体チップ15aの電 極バンプ16aと、フェースアップに配置された下段の 半導体チップ15bの電極バンプ16bとの間に挟み込 まれている。そして、これら上下2段の半導体チップ1 5a、15bの各電極バンプ16a、16bとインナー 10 リード部20aとの間には、異方性導電膜17の層が介 挿されており、この異方性導電膜17を介して電気的に 接続されている。異方性導電膜17の層は、半導体チッ プ15a、15bの対向する電極形成面間にも隙間無く 設けられている。また、これら2個の半導体チップ15 の外側およびリードフレーム20のインナーリード部2 0 a の外側を覆うように、エポキシ樹脂等の樹脂モール ド層 2 1 が設けられており、さらに樹脂モールド層 2 1 から外側に延出したリードフレーム20のアウターリー ド部20bは、ガルウィング形状にフォーミングされて 20 いる。

【0020】このように構成される第2の実施例においても、第1の実施例と同様に、半導体チップ15の安定かつ良好な実装がなされているうえに、半導体チップ15の実装スペースが厚さおよび幅の両方向で大幅に縮小されているので、薄く小型で高集積、大容量、高速度の半導体装置が得られる。

【0021】なお、以上説明した第1および第2の実施例では、いずれも2個の半導体チップ15の対向する電極形成面間に異方性導電膜17の層が介挿され、これらの半導体チップ15の各電極端子とインナーリード14あるいはリードフレーム20のインナーリード部20aとが、この異方性導電膜17を介して電気的に接続されているが、本発明の半導体装置は、このような構造に限定されない。すなわち、図4に示すように、電極形成面が対向するように配置された2個の半導体チップ15a、15bの各電極端子とリードフレーム20のインナーリード部20aとが、電極端子上に設けた金等の電極バンプ16a、16bを介して加熱・加圧接合(インナ

ーリードボンディング)されており、半導体チップ 15の間に、異方性導電膜の層に代わって、エポキシ樹脂等の樹脂モールド層 2 1 が介挿されて封止された構造とすることもできる。

ĥ

[0.02.2]

【発明の効果】以上の説明から明らかなように、本発明においては、半導体素子の実装スペースが厚さ、幅(長さ)の両方向でそれぞれ縮小されており、薄く小型で、高集積、大容量、高速度の半導体装置が得られる。

0 【図面の簡単な説明】

【図 1】本発明の半導体装置の第1の実施例を示す断面図。

【図2】実施例の半導体装置を製造する工程を示す断面 図

【図3】本発明の半導体装置の第2の実施例を示す断画。図。

【図4】本発明の半導体装置の別の実施例を示す断面図。

- 【図5】半導体素子が高密度に実装された従来からの半-導体装置の一例を示す断面図。

【図6】従来からの半導体装置の別の例を示す断面図。 【符号の説明】

12絶縁性樹脂フィルム

13……アウターリード

14……インナーリード

15.....半導体チップ

15 a ·······上段の半導体チップ

15b.....下段の半導体チップ

16……電極バンプ

0 17……異方性導電膜

17a……第1の異方性導電膜

17b……第2の異方性導電膜

18加熱・加圧機構

19基台


20……リードフレーム

20a……インナーリード部


20 bアウターリード部

2 1 ……樹脂モールド層

[図1]



【図4】



17a 16b 13 15b 15b 13 16b 13 17a 12 17a 14 12 17a 14 12 17b 15a 15a 17b

